ICS (Configuración Reloj Interno) - MC9S08QE128

Jesus Grimón 08-11372

A continuación se presenta una descripcion del Módulo de Clock Interno del MC9S08QE128

Archivo:ICSdiagrama.jpg

550px

ICS (Configuración Reloj Interno) - MC9S08QE128

¿Qué es el ICS? El módulo de reloj interno concocido como ICS por sus siglas en inglés (Internal Clock Source) es una fuente de reloj que usa el microcontrolador MC9S08QE128 de la familia HS08 el cual provee al sistema MCU (Microcontroller Unit) de una frecuencia de operación interna.

¿Para que se utiliza? La gran ventaja de este modulo es que permite regular la frecuencia del clock con el que trabaja el MCU. Esto es posible gracias a un circuito que contiene el modulo ICS llamado Frecuency-Locked Loop (FLL por su siglas en ingles) el cual permite generar frecuencias estables a partir de la reconversión frecuencial de una fuente de clock referencial, bien sea interna o externa al Microcontrolador.

Características del Módulo

El modulo ICS presenta las siguientes características:

1. Un circuito de lazo de frecuencia de enganche o FLL (Frecuency-Locked loop) el cual es programable via software para generar frecuencias.
2. El FLL puede ser controlado por una referencia de clock interna o externa.
3. En caso de usar clock externo el modulo proporciona un divisor de frecuencia que controla el rango del oscilador.
4. Al usar el clock interno como referencia se dispone de 9 bits programables para controlar el rango de frecuencia controlando el período del clock (TRIM).
5. Clock interno o externo puede ser seleccionado como fuente para el MCU.
6. El modulo provee bits de control para un oscilador de baja potencia usado como clock externo de referencia. Estos bits son: HGO, RANGE, EREFS, ERCLKEN, EREFSTEN ( serán explicados mas adelante).
7. Después de un reset el modo de operación es automáticamente configurado para trabajar como FLL Enganged Internal (ver sección de modos de operación).
8. El modulo tiene tres tipos de DCO (digitally controlled oscillators), es decir, control digital de oscilador, los cuales ofrecen diferentes rangos de frecuencia agrupadas en tres rangos (Baja,Media y Alta frecuencia).
9. Es posible maximizar la frecuencia de salida para una referencia de clock externa.
10. El clock para Background Debugged Controller (BDC) es suministrado como una constante dividida por 2 de la salida del oscilador controlado digitalmente en el circuito FLL del módulo (DCO ouput)en el modo bajo rango de frecuencia DCOL(ver figura 1).
11. Cualquier clock utilizado como fuente del módulo puede ser dividido mediante un selector de 2 bits que permite divisores de frecuencia de potencias de 1, 2,4 y 8.

Registros del Módulo ICS

Los registros que permiten configurar y monitorear todas las funciones del módulo ICS son:

(ICSC1) ICS CONTROL REGISTER 1

el registro 1 de control del módulo ICS está compuesto de 8 bits y es un registro de escritura y lectura como se muestra a continuación:

CLKS	RDIV	IREFS	IRCLKEN	IREFSTEN

Donde cada campo representa:

1.CLKS(Clock Source Select): está compuesto por dos bits (7:6) cuya combinación codifica la selección del clock que controla el bus de frecuencia, es decir el clock de salida para el MCU . La frecuencia de este bus depende del valor en BDIV bits (será explicado mas adelante)

00	Selecciona como clock la salida del circuito FLL 
01	Selecciona el clock interno como referencia
10     Selecciona el clock externo como referencia
11     Reservado, no se utiliza.

2.RDIV (Reference Divider): está formado por 3 bits ( 5:3) cuya codificación binaria, y en conjunto con los bits de RANGE(ver más adelante), seleccionan el divisor de frecuencia cuando el clock externo es usado como referencia. La frecuencia resultante debería estar en el rango de 31.25Khz-39.0625Khz. A continuación se muestra la combinación que debe tener RDIV y RANGE para seleccionar el factor divisor de frecuencia:

"Tabla 1. Factor divisor de Frecuencia"

RDIV	RANGE=0	RANGE=1
0	1	32
1	2	64
2	4	128
3	8	256
4	16	512
5	32	1024
6	64	Reservado
7	128	Reservado

3.IREFS (Internal Reference Select): está compuesto por un bits y selecciona el clock de referencia para el circuito FLL

0	1
Clock Externo seleccionado como referencia para el FLL	Clock Interno seleccionado como referencia para el FLL

4.IRCLKEN(Internal Reference Clock Enable) :está compuesto por 1 bits y se encarga de habilitar el clock interno para ser usado como ICSIRCLK (ver diagrama de bloques Figura XX). Es decir, el clock interno es tomado como salida del módulo ICS sin hacerle ninguna modificación

0	1
ICSIRCLK desactivado	ICSIRCLK activado

5.IREFSTEN(Internal Reference Stop Enable): este bit controla si el clock de referencia interna permanece habilitado, o no, una vez que el módulo entre en el modo de Stop

0	1
El clock interno es deshabilitado en el modo de stop.	El clock de referencia interno permanece habilitado una vez entrado al modo de stop si el bits de IRCLKEN está en uno lógico antes de entrar en dicho módulo.

Nota: los bits de este registro después de un reset están en 0 salvo el bit IREFS que esta en 1.

ICS Control Register 2 (ICSC2)

El registro 2 de control del módulo ICS contiene 8 bits programables de escritura-lectura. El bit mas significativo a la izquierda y el menos significativos a la derecha como sigue:

BDIV (bits 7:6)	RANGE (5)	HGO (4)	LP (3)	EREFS(2)	ERCLKEN(1)	EREFSTEN (0)

1.BDIV(Bus Frecuency Divider): Selecciona la cantidad con la cual se dividirá la frecuencia del clock escogido por los bits de CLK para alimentar el bus de frecuencia del microcotrolador. La codificación de los bits es como sigue:

00	01	10	11
divide la frecuencia del clock escogido como salida por 1.	divide la frecuencia del clock por 2 (modo escogido después de un reset.)	divide la frecuencia del clock por 4.	divide la frecuencia del clock por 8.

2.RANGE (Frecuency Range Select): selecciona el rango de frecuencia para el oscilador externo. Se configura en conjunto con el bit RDIV (ver tabla 1).

0	1
Selecciona el modo de Baja frecuencia para el oscilador externo.	Selecciona el modo de Alta frecuencia para el oscilador externo.

3.HGO (High Gain Oscillator Select): selecciona el modo de operación del oscilador externo.

0	1
Configura el oscilador externo para trabajar en modo de baja potencia.	Configura el oscilador externo para trabajar en modo de alta ganancia.

4.LP (Low Power Select): este bit determina si el circuito FLL queda desactivado cuando se trabaja en el modo de operación tipo FLL bypass.

0	1
FLL se mantiene activo en el modo de operación FLL bypass.	FLL es desactivado en el modo de operación FLL bypass a menos que el BMD esta activo.

5.EREFS (External Reference Select): este bit selecciona el tipo de fuente para la referencia de clock externa.

0	1
Clock Externo requerido como fuente.	Oscilador requerido como fuente

6.ERCLKEN (External Reference enable): se encarga de habilitar el clock externo para ser usado como ICSERCLK (ver diagrama de bloques Figura 1). Es decir, el clock externo es tomado como salida del módulo ICS sin hacerle ninguna modificación.

0	1
ICSERCLK desactivado	ICSERCLK activado

7.ERFSTEN (External Reference Stop Enable): este bit controla si el clock de referencia externa permanece habilitado, o no, una vez que el módulo entre en el modo de Stop.

0	1
El clock interno es deshabilitado en el modo de stop.	El clock de referencia externo permanece habilitado una vez entrado al modo de stop si el bits de ERCLKEN está en uno lógico antes de entrar en dicho modo de operación.

Nota: los bits de este registro después de un reset están en 0 salvo el bit 6 del BDIV que esta en 1.

ICS Trim Register (ICS)

Este registro de 8 bits de escritura-lectura se encarga de controlar la frecuencia del Clock de referencia interna modificando el período del clock, el tipo de cambio se hace de modo binario, es decir, los bits en 1 a 0 y viceversa. Un incremento en el valor binario de este registro , incrementa el período del clock. Un decremento en el valor binario disminuye el período. Exite otro bits usado para el ajuste mas pequeño del Trim el cual se encuentra en el modulo de Status y controlo Register (ICSSC).

TRIM (bits 7:0)

Modos de Operación del Módulo

Existen siete modos de operación del modulo ICS los cuales son:

Contributors

AK, Artdamato, JRodríguez, Jesus Grimón, LitzaPinto, Minleung, Misato, Racuna, Ramor