Diferencia entre revisiones de «Debug Module (DBG)(128k)- MC9S08QE128»

Revisión del 20:15 15 nov 2012 (ver código) LitzaPinto (Discusión | contribuciones) ← Edición anterior		Revisión del 21:06 15 nov 2012 (ver código) LitzaPinto (Discusión | contribuciones) Edición siguiente →
Línea 89:		Línea 89:
	<br><br><br><br><br>		<br><br><br><br><br>
		+	==Mapa de Memoria==
		+	<p align="justify">
		+	La siguiente tabla muestra detalladamente los registros de los cuales dispone el módulo y de los cuales puede disponer el usuario final. Además se indica el área de memoria al cual corresponden y el tipo de acceso a los mismos.
		+	{| border="2" style="padding: 0.5em; border: 1px #aaa solid; border-collapse: collapse;background:#F9F9F0" cellpadding="6"
		+	|- valign="bottom" style="background:#111111" ;
		+
		+	!<font color="white">Dirección</font>
		+	!<font color="white"> Uso </font>
		+	!<font color="white">Acceso</font>
		+	|-
		+	|align="center"|Base + $0000
		+	|align="center"|Comparador A (Parte Alta DBGCAH)
		+	|align="center"|
		+	|-
		+	|align="center"|Base + $0001
		+	|align="center"|Comparador A (Parte Baja DBGCAL)
		+	|align="center"|64
		+	|-
		+	|align="center"|Base + $0002
		+	|align="center"|Comparador B (Parte Alta DBGCBH)
		+	|align="center"|128
		+	|-
		+	|align="center"|Base + $0003
		+	|align="center"|Comparador B (Parte Baja DBGCBL)
		+	|align="center"|256
		+	|-
		+	|align="center"|Base + $0004
		+	|align="center"|Comparador C (Parte Alta DBGCCH)
		+	|align="center"|512
		+	|-
		+	|align="center"|Base + $0005
		+	|align="center"|Comparador C (Parte Baja DBGCCL)
		+	|align="center"|1024
		+	|-
		+	|align="center"|Base + $0006
		+	|align="center"|Registro FIFO (Parte Alta DBGFH)
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $0007
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $0008
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $0009
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000A
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000B
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000C
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000D
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000E
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|-
		+	|align="center"|Base + $000F
		+	|align="center"|128
		+	|align="center"|Reservado
		+	|}
	==Registros==		==Registros==
	En construcción...		En construcción...

---

Revisión del 21:06 15 nov 2012

Módulo de Debug (DBG):

El Módulo de Depuración o ‘Debug Module’ DBG forma parte del desarrollo de sistemas de apoyo del microcontrolador. Si bien el control de depuración de respaldo ‘Background Debug Controller’ (BDC) es la interfaz de depuración primaria del MC9S08QE128, el módulo en circuito DBG opera de manera análoga a éste: es no intrusivo, permite el acceso a los datos de la memoria y mantiene las características tradicionales de depuración como modificar el registro de la CPU, puntos de interrupción, y traza de una sola instrucción.

El módulo DBG, proporciona una interfaz para activar y capturar de forma selectiva, la información del bus. De este modo, implementando un sistema externo se puede reconstruir lo que ocurre en la MCU ciclo a ciclo, sin necesidad de acceder externamente a las direcciones ni datos.

Conceptos

La palabra Debug en el área de programación se refiere a la identificación, eliminación y corrección de fallos o errores en el programa.(2*).

Por tanto al referirse a un Bug dentro del programa, se habla de errores menores o graves que afectan al sistema y la programación y afecta su efectividad y calidad.

Características Generales

El DBG emplea un chip para la emulación en circuito (ICE) con las siguientes características:

Tabla de Características Generales del DBG

Nº	Característica principal	Descripción
1	Tres comparadores A,B y C con la posibilidad de señalar direcciones en hasta 128 Kbytes de espacio de memoria	Modo Dual: A y B son usados para comparar direcciones Modo Total: A compara direcciones y B compara datos Modo de Captura de Lazo1 (Loop1): C se utiliza para realizar el seguimiento del evento COF más reciente capturado en FIFO A, B y C pueden ser usados como activadores (triggers) o puntos de parada C puede ser empleado como un normal punto de parada desde hardware
2	Nueve modos de disparo o activación (triggers)	A A or B A and B (en Modo Total) A entonces B A y not B (en Modo Total) B único evento (guardar datos) A luego B único evento (guardar datos) Dentro del rango de direcciones: A ≤ Dirección ≤ B Fuera del rango de direcciones: Dirección < Α or(lógico) Dirección > B
3	Organización de la data según FIFO (first in, first out)para almacenamiento de la información del cambio de flujo de data y/o eventos	Dirección de origen de saltos condicionales tomados Cáculo de dirección destino para instrucciones de salto indirecto tipo JMP y JSR Cálculo de dirección destino para interrupciones, instrucciones tipo RTI, RTC y RTS Organización de los datos asociados a los modos del disparador o activador de eventos B
4	Capacidad de comenzar rastreo desde el reinicio o terminar el rastreo hasta el reinicio	End -Trace / Begin - Trace
5	Etiqueta y forza puntos de parada (Breakpoints)	---
6	No posee, ni depende de los siguientes items:	Conexión a señales externas Fuentes de interrupción Especificaciones particulares de alimentación

Ventajas del DBG

¿Para qué se implementa el DBG?

¡Fácil! Permite poder programar el seguimiento e identificación de errores de mi sistema en tiempo real. Representa una medida de prevención de errores cuando se trata de sistemas o programas complejos y extensos. También permite conocer el estado de los resgistros y datos, los cuales soporta hasta 128KBytes en espacio de memoria.

El Módulo de Debug opera de modo no intrusivo con un solo pin, no compromete grandes gastos de potencia ni recursos de hardware. Además ofrece múltiples posibilidades de aplicación de 'BREAK POINTS' (puntos de parada o de prueba): por Posición de PC, por Condicionales (A=B, A>B,A<B, entre otros.), lo cual permitirá la identificación de errores en las áreas del sistema de programa deseadas.

En conjunto con el BDM representa una herramienta para asegurar la calidad del programa.

Modos de Operación

EL modulo DBG puede ser habilitado en todos los modos funcionales del MCU. Es deshabilitado si el MCU es asegurado y los comparadores son deshabilitados cuando se ejecuta el comando para modo BDM.


El bus de reloj al DBG puede abrirse o cerrarse usando el bit SCGC2 del DBG. Este bit es puesto en alta (1) luego de cada reinicio, lo cual habilita el bus. Y en caso de que no se requiera el uso del módulo y para conservar la energía, este bit es puesto en nivel bajo (0).

Mapa de Memoria

<p align="justify"> La siguiente tabla muestra detalladamente los registros de los cuales dispone el módulo y de los cuales puede disponer el usuario final. Además se indica el área de memoria al cual corresponden y el tipo de acceso a los mismos.

Dirección	Uso	Acceso
Base + $0000	Comparador A (Parte Alta DBGCAH)
Base + $0001	Comparador A (Parte Baja DBGCAL)	64
Base + $0002	Comparador B (Parte Alta DBGCBH)	128
Base + $0003	Comparador B (Parte Baja DBGCBL)	256
Base + $0004	Comparador C (Parte Alta DBGCCH)	512
Base + $0005	Comparador C (Parte Baja DBGCCL)	1024
Base + $0006	Registro FIFO (Parte Alta DBGFH)	Reservado
Base + $0007	128	Reservado
Base + $0008	128	Reservado
Base + $0009	128	Reservado
Base + $000A	128	Reservado
Base + $000B	128	Reservado
Base + $000C	128	Reservado
Base + $000D	128	Reservado
Base + $000E	128	Reservado
Base + $000F	128	Reservado

Registros

En construcción...