Diferencia entre revisiones de «I²C (Inter-Integrated Circuit) - MC9S08QE128»

De Wikitronica
Saltar a: navegación, buscar
Línea 2: Línea 2:
  
 
El módulo de demostraciones DEMOQE128 de Freescale posee 2 modulos de IIC (Inter-Integrated Circuit). Cada uno tien las siguientes características:
 
El módulo de demostraciones DEMOQE128 de Freescale posee 2 modulos de IIC (Inter-Integrated Circuit). Cada uno tien las siguientes características:
Compatible con el standart IIC bus.
+
*Compatible con el standart IIC bus.
Operaciones multi-maestro.
+
*Operaciones multi-maestro.
64 diferentes frecuencias de reloj seriales programables por software.
+
*64 diferentes frecuencias de reloj seriales programables por software.
Bit de Acknowledge (acuse de recibido) seleccionable por software.   
+
*Bit de Acknowledge (acuse de recibido) seleccionable por software.   
Transferencia de datos Byte a Byte por interrupciones.
+
*Transferencia de datos Byte a Byte por interrupciones.
Interrupción de perdida de arbitrariedad con cambio automatico de maestro a esclavo.
+
*Interrupción de perdida de arbitrariedad con cambio automatico de maestro a esclavo.
Interrupción de identificación de direcciones de llamada.
+
*Interrupción de identificación de direcciones de llamada.
Generación y detección de señales START y STOP.
+
*Generación y detección de señales START y STOP.
Generación repetida de la señal START.
+
*Generación repetida de la señal START.
Generación y detección del bit de Acknowledge.
+
*Generación y detección del bit de Acknowledge.
Detección de bus ocupado.
+
*Detección de bus ocupado.
Reconocimiento de llamadas generales.
+
*Reconocimiento de llamadas generales.
10-bit de extensión de dirección.
+
*10-bit de extensión de dirección.
  
 
[[Categoría: MC9S08QE128]]
 
[[Categoría: MC9S08QE128]]

Revisión del 10:34 15 nov 2012

Francisco Salanova

El módulo de demostraciones DEMOQE128 de Freescale posee 2 modulos de IIC (Inter-Integrated Circuit). Cada uno tien las siguientes características:

  • Compatible con el standart IIC bus.
  • Operaciones multi-maestro.
  • 64 diferentes frecuencias de reloj seriales programables por software.
  • Bit de Acknowledge (acuse de recibido) seleccionable por software.
  • Transferencia de datos Byte a Byte por interrupciones.
  • Interrupción de perdida de arbitrariedad con cambio automatico de maestro a esclavo.
  • Interrupción de identificación de direcciones de llamada.
  • Generación y detección de señales START y STOP.
  • Generación repetida de la señal START.
  • Generación y detección del bit de Acknowledge.
  • Detección de bus ocupado.
  • Reconocimiento de llamadas generales.
  • 10-bit de extensión de dirección.