Diferencia entre revisiones de «EC3731 - Arquitectura del Computador 2»
De Wikitronica
Línea 23: | Línea 23: | ||
##Interacción entre procesos | ##Interacción entre procesos | ||
##Interbloqueo e Inanición | ##Interbloqueo e Inanición | ||
− | ##Elementos de Exclusión Mutua y Sincronización: Algoritmo de Dekker, Peterson, Lamport, | + | ##Elementos de Exclusión Mutua y Sincronización: Algoritmo de Dekker, Peterson, Lamport, Mutexes, Semáforos. |
− | Mutexes, Semáforos. | + | |
#'''Tema 5.''' Computadoras de Conjunto reducido de Instrucciones RISC y Superescalares | #'''Tema 5.''' Computadoras de Conjunto reducido de Instrucciones RISC y Superescalares | ||
#'''Tema 6.''' Arquitecturas de Computadoras Paralelas | #'''Tema 6.''' Arquitecturas de Computadoras Paralelas |
Revisión del 13:54 19 feb 2013
Objetivo General
Al finalizar el curso los estudiantes serán capaces de entender elementos claves en la mejora de desempeño de un procesador.
Objetivos Específicos
Al culminar el curso el estudiante deberá ser capaz de:
- Comprender los conceptos de búsqueda anticipada de instrucciones, memoria cache, pipeline y procesamiento paralelo.
- Identificar y comprender elementos básicos de los sistemas de operación tales como compartición de recursos, concurrencia y memoria virtual
- Durante este curso los estudiantes desarrollarán su capacidad de trabajar colaborativamente, de aprender por si mismos, de autoevaluarse y de programar eficazmente sus actividades. Así como también se espera que profundicen actitudes y valores como: responsabilidad, puntualidad y honestidad.
Contenido
- Tema 1. Introducción.
- Tema 2. Elementos que mejoran el desempeño de un procesador.
- Búsqueda anticipada de instrucciones.
- Pipeline
- Memoria Cache
- Tema 3. Sistemas de operación
- Introducción
- Procesos e Hilos. Definición. Componentes. Estructura.
- Estados de los Procesos. Transiciones entre Estados.
- Memoria Virtual
- Sistemas de Archivos
- Tema 4. Concurrencia
- Interacción entre procesos
- Interbloqueo e Inanición
- Elementos de Exclusión Mutua y Sincronización: Algoritmo de Dekker, Peterson, Lamport, Mutexes, Semáforos.
- Tema 5. Computadoras de Conjunto reducido de Instrucciones RISC y Superescalares
- Tema 6. Arquitecturas de Computadoras Paralelas
En el laboratorio se realizarán proyectos que les permitan corroborar la mejora de desempeño que introducen elementos como la memoria cache. Realizarán programas donde se manejen varios procesos en forma concurrente.